Shift register apparatus with improved clock supply

Patent Number:

US5128974

Publication date:

1992-07-07

Inventor(s):

MAEKAWA TOSHIKAZU (JP)

Applicant(s)::

SONY CORP (JP)

Requested Patent:

□ JP3147598

Application Number: US19900604446 19901029 Priority Number(s):

JP19890284691 19891102

IPC Classification:

G11C11/40; G11C19/28; H03K23/44

EC Classification:

G11C19/28

Equivalents:

KR210335

Abstract

A shift register apparatus comprising unit registers, clocks and gates. Only when data input to the apparatus is significant enough to shift the state of the unit registers, is the clock signal supplied selectively to the unit register of the applicable stage. The selective supplying of the clock signal reduces the power fed to clock lines. With a larger number of shift stages, a greater amount of power will be saved, especially in applications where the apparatus is used to generate multiphase pulses. Fewer drivers are needed to drive the clock signal, which may be supplied at the TTL level.

Data supplied from the esp@cenet database - I2

⑩ 日本国特許庁(JP)

⑩ 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-147598

(9) Int. Cl. 5

匈公開 平成3年(1991)6月24日

G 11 C 19/00

K 7131-5B

審査請求 未請求 請求項の数 5 (全10頁)

②特 願 平1-284691

②出 願 平1(1989)11月2日

@発 明 者 前 川 敏 一 東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑦出 顋 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 脇 篤 夫

明細管

1. 発明の名称

シフトレジスタ

2. 特許請求の範囲

(1)第1、および第2のクロックドインバータと第3のインバータから構成され、2相のクロック信号によって駆動されるユニットレジスタ回路を継続接続したシフトレジスタにおいて、前記各段のユニットレジスタ回路の入力及び出力データが有意であるかを検出し、データが有意路にのみ前記2相クロックを供給する1対のスイッチング手段が設けられていることを特徴とするシフトレジスタ

(2) ユニットレジスタ回路を構成している第1のクロックドインパータに、プルアップ手段及びプルダウン手段を設け、クロックドインパータがフローティング状態にならないようにしたことを特徴とする特許請求の範囲第(1)項に記載のシフトレジスタ。

- (3) スイッチング手段にユニットレジスタ回路の入力及び出力データの論理和をとる回路を含むことを特徴とする特許請求の範囲第(1)項に記載のシフトレジスタ。
- (4) 1対のスイッチング手段のそれぞれがユニットレジスタ回路の入力、出力データ、及びその反転出力データによって直接開閉される同一導電型のスイッチング手段で構成されていることを特徴とする特許請求の範囲第(1)項に記載のシフトレジスタ。
- (5) 1対のスイッチング手段のそれぞれがユニットレジスタ回路の入力、出力データ、及びその反転出力データによって直接開閉される第1の導電伝型トランジスタと、第2の導電型トランジスタの並列接続によって構成されていることを特徴とする特許請求の範囲第(1)項に記載のシフトレジスタ。
- 3. 発明の詳細な説明 [産糞上の利用分野]

この発明は、特にC-MOSを用いたシフトレジスタ回路において、消費電力を低減したシフトレジスタに関するものである。

[発明の概要]

本発明のシフトレジスタは、第1のクロックドインバータと、第2のクロックドインバータおよび第3のインバータからなるユニトレジスタを擬 続接続したものにおいて、各ユニットレジスタにスイッチング手段を設け、各ユニットレジスタの入力および出力データが有意のデータであるときは前記スイッチング手段よって当該ユニットレジスタのみにクロック信号が供給されるようにしたものである。

そのためクロックラインに供給されるクロック 信号の消費電力を大幅に低減することが可能にな り、低消費電力型のシフトレジスタとすることが できる。

「従来の技術」

り、次のタイミングでクロックVCKが立ち上がり、相補クロック<mark>VCLK</mark>が立ち下がると、第1のクロックドインバータINV」の出力がLレベルに立ち下がり、この出力は第3のインバータINV**,**に入力される。

従って、1段目ユニットレジスタSR,の出力 ・ 、すなわち、第3のインバータINV。の出力 カは、入力信号V (3787)と同じHレベルとなる。

第3のインバータINV』の出力は第2のクロックドインバータINV』の入力にも加えられ、クロックVCLKが反転すると、第2のクロックドインバータINV』が動作して、第3のインパータINV』とで出力信号中』をラッチする。

このとき、2段目のユニットレジスタSR:は 1段目のユニットレジスタSR:の出力 Φ:を読 み込み、その出力 Φ:が H レベルになる。

再びクロックVCLKが立ち上がると、既に立ち下がっている入力信号V (atat) を読み込み、その出力中, はLレベルになる。

従来のC-MOS (Complemental Metal Oxide Semiconductor) を用いたシフトレジスタを第 9 図に示す。

第9図において、Q・1~Q・6はP型の電界効果トランジスタ(以下、FETという)であり、Q・1~Q×6はN型のFETである。

シフトレジスタの各段 S R I 、 S R I ・・・(S R I 以下は省略する)は、F E T Q F I 、 Q F I 及びF E T Q F I 、 Q F I 及びF E T Q F I 、 Q F I 及び バータ I N V 、 と、このクロックドインバーダ I N V I の出力をラッチする第2のクロックドインバータ I N V I と、第3のインバータ I N V I から構成される。なお、第2のクロックドインバータ I N V I は F E T Q F I 、 Q F I と F E T Q F I 、 Q F I と F E T Q F I 、 Q F I と F E T Q F I と F E T Q F I と F E T Q F I と F E T Q F I と F E T Q F I と F E T Q F I と F E T Q F I と F E T Q F I と S C T Q F I と F E T Q F I からなっている。

次に、このシフトレジスタの動作を第10図を 参照して説明する。

ユニットレジスタSR, に供給されている入力 信号 V (strt) が第10図に示すように立ち上が

以下、同様の動作で3段目、4段目のユニットレジスタSR。、SR。に入力信号V(stat)が転送され、出力Φ。、Φ4 ···・が得られる。

このようなシフトレジスタは、液晶ディスプレイのようなデバイスの信号をサンブリングすると きによく用いられる。

[発明が解決しようとする問題点]

ところで、このような従来のシフトレジスタでは、クロックVCLK、VCLKのラインに複数段のユニットレジスタSR, ~SR。が負荷されるため、かなり大きな容量が負荷される。

各ユニットレジスタSRの容量は第11図に示すように、クロックVCLKのラインには、FERQ $_{12}$ とFET $_{12}$ のゲート容量の和であるC $_{13}$ の和であるC $_{14}$ の和であるC $_{15}$ の容量の和であるC $_{15}$ の容易は第11図に

この容量では、例えばMOSトランジスタのゲ

特開平3-147598 (3)

ートサイズが $L=7\mu m$, $W=50\mu m$, ゲート層が $500 \, \text{L}$ とすると、 0.49PFとなり、 シフトレジスタの段数を仮に 400段とすると、各クロックラインの容量は約 200PF の大きさとなる。

クロック信号の出力振幅をA=1 2 ボルト、周波数を f=3.8 MHzとすると、消費される電力 P は $P=CA^2f=200\times10^{-12}\times144\times3.8\times10^{\circ}$

⇒ 109 m w

となり、各クロックラインで109mw 消費されることになり、シフトレジスタの消費電力が大きくなるとともに、シフトレジスタを駆動するために低インピーダンスで大出力のクロック信号源が必要になるという問題点があった。

特に、このようなシフトレジスタで携帯型TVカメラのモニタ用液晶ピューファインダを形成すると、低消費電力化の大きな障客となるという問題があった。

[問題点を解決するための手段]

第3図はかかる問題点を解消するために提供さ

力がHレベルになると、スイッチSェ, Sェzが閉 じ、他のスイッチは開いた状態になる。

さらに、次のタイミングではスイッチ S **・ S **が閉じ、他のスイッチは開くことになる。

つまり、本発明の場合は、伝送されるデータが 有意のレベルになったとき、その段のユニットレ ジスタのみにクロックが選択的に供給されるよう にしている。

[作用] .

[実施例]

本発明の実施例を第1図に示す。

第 1 図において、 S R . は第 1 、および第 2 の クロックドインバータ I N V . 、 I N V . と、第 3 のインバータ I N V . によって構成されている れる本発明の概要図を示したもので、SRI、SRI、SRI、・・・・ はシフトレジスタを形成するために継続接続されている単位回路(以下ユニットレジスタSRI、SRI、という)を示し、各ユニットレジスタSRI、SRI、はクロックラインからクロック信号(VCLK、VCLK)をスイッチSI及びSIを介して受け取るように構成されている。

そして、スイッチS」、S:は各ユニットレジスタSR」、SR:・・・に入力されるデータが例えばHレベルになったときに閉じるようにしている。

従って、単一の入力信号データが入力されたときは、第3図(a)に示すように最初のタイミングでユニットレジスタSR」のみにHレベルの信号が供給されることになるため、スイッチ回路S」、及びS」。が閉じ、他のスイッチS»、、S»。

次のタイミングでユニットレジスタSR』の入

ユニットレジスタを示し、SC」は1段目のユニットレジスタSR,に供給される入力と、その出力の双方がHレベルの倡号でないとき、すなわち入出力が有意の倡号でない時にクロックVCLKVCLKを遮断するクロックスイッチ回路である。

なお、他のユニットレジスタSR』、SR』・・・も同様に構成されているので、その説明を 省略する。

クロックスイッチ回路SC」の構成を説明すると、ユニットレジスタSR」の入力である信号V(stat)と、その出力OUT」がノアゲートNOR」の出力と、その出力をインバータINV』で反転した反転出力とで、異なる導電型のトランジスタを並列に接続した1対のトランスファーゲートSW」、SW』の開閉を制御する。

以下、第2図の信号波形図に基ずいて、本発明

のシフトレジスタの動作を説明する。

時点 t。では入力信号 V (STRT)が L レベルで、出力 O U T 、も L レベルであり、ノアゲート N O R 、の出力が H レベルとなり、インバータ I N V 。の出力 V O R 、は L レベルとなるので、トランスファーゲート S W 、、S W 』は閉じる。

従って、このようなときにはクロック V C L K はユニットレジスタ S R . に供給されない。

次に第2図のタイムチャートのように時点 t.
で入力信号 V (まてきて)が立ち上がり H レベルになる
と、ノアゲート N O R 、の入力の 1 つが H レベル
になり、このノアゲート N O R 、の出力は L レベルとなる。この出力と、この出力をインバータ 1
N V ・で反転した H レベル出力 V O R ・とがトランスファーゲート S W ・、S W ェ に加わるので、
両ゲート S W ・、S W ェ とも 開く。

従って、このような状態でクロックVCLKが Hレベルに選移すると、時点 t ェ でCK-L...

ジスタSR、の入力、出力がLレベルとなるので、トランスファーゲートSW、、SW。がその 直後に閉じ、クロックVCLK、VCLKがユニットレジスタSR、に供給されなくなる。

トランスファーゲートSW」、SW』が開いている時間Tは、インバータINV。の出力であるVOR」に示すように、ユニットレジスタSR」の出力OUT」が立ち下がるまでの動作遅れ時間と、クロックスイッチ回路SC」の動作遅れ時間が含まれる時間である。

従って、トランスファーゲートSW., SW. を通過したクロックVCLK, VCLKの波形は、第2図CK-L., CK-R. の如く、2つ目のクロックの前半の一部が通過した波形となる。

また、2段目のユニットレジスタSR。の出力 は、クロックVCLKが立ち上がった時点 t。 で、出力 OUT、を読み込んで、その段の出力 OUT、をHレベルとする。 CK-R:に示す信号がユニットレジスタSR:に供給され、ユニットレジスタSR:にクロックが供給され、ユニットレジスタSR:の出力OUT,をHレベルにする。

さらに、時点 t 』で示すように、クロックが選移して L レベルになると、前述のように第3のインバータ I N V 』と第2のクロックドインバータ I N V 』とで出力信号 O U T 」の H レベルがラッチされる。トランスファーゲート S W 』、S W 』は開いたままである。なお、時点 t 』で出力 O U T 」が H レベルとなったときに 2 段目のユニットレジスタ S R 』に、クロックスイッチ S C 』を介してクロックが供給され能動化される。

次のタイミング時点 t。では、クロック V C L K が H レベルになる前に、入力信号 V (*****) は L レベルとなっているので、この時点 t。 でクロック V C L K が H レベルになると、ユニットレジスタ S R , は L レベルを読み込んで、その出力 O U T , を L レベルとする。

出力OUT、がLレベルになると、ユニットレ

すなわち、ユニットレジスタOUT,の出力が Hレベルになると、ユニットレジスタSR。の入 力もHレベルとなる。そしてこの時点でユニット レジスタSR。のクロックVCLK、VCLKが 供給されるように、クロックスイッチ回路SC。 のトランスファーゲートSW,、SW。がオンに なる。

以下、ユニットレジスタSR、の動作と同じ動作が順次後続のユニットレジスタで行われ、入力倡号V (arar)が順次シフトされる。

なお、ユニットレジスタSR,に付加されているFETQ neとFETQ peは、ユニットレジスタSR,にクロックVCLK、VCLKが供給されないときに、第1、第2のクロックドインバータINV,、INV。がフローティング状態となるのを防止するものであり、このブルダウンFETQ neとブルアップFETQ peによってクロックが供給されていないときにも各ユニットレジスタ回路を安定な状態に保持する作用を持っている。

従って、このブルダウンFET no、ブルアップ FET noのかわりに、第4図に示すようにプルア ップ抵抗 Ru 、プルダウン抵抗 Ro を用いてもよい。

以上の実施例は、有意の信号が正論理のときに動作するように構成されているが、シフトレジスタが負論理のときは、各クロックスイッチ回路SCのノアゲートNORをナンドゲートに置き換えればよい。

第5図は本発明の他の実施例を示す回路である

この図で、第1図と同一部分は同一記号で示されている。

しかしながら、この実施例の場合はクロックスイッチ回路SC」(SCェ・・・・)は論理回路が省略され、トランスファーゲートSWi、SWェはそれぞれ同じ導電型のTFTQnェ、QneとTFTQnェ、QneとTFTQnェ、Qneと

この実施例は、入力データ V (atat)が立ち上が る点をラッチするのはクロック V C L K の立ち上

ゲートSW」、SW』とも同じ導電型のTFTで 構成することになるため、SW』はTF Tのスレッショルド電圧の影響をうけて第7図の 拡大図に示すように、V。又はV。だけレベルが 若干低下するが、特にシフト動作に影響を与える ほどのものではない。(なお、V。、V。はスイ ッチオン時にブルアップ、又はブルダウンTFT を介して流れる電流による電圧降下を示すが、こ の値はきわめて小さい)

第8図は、本発明のさらに他の実施例を示した もので、第5図のトランスファーゲートSW」、 SW』に対して、それぞれ逆の導電型のトランス ファーゲートSW』、SW。を並列に接続したも のである。

この実施例によると、クロック信号VCLK及びVCLKは、それぞれ並列に接続された相補型のトランスファーゲート(SW、、SW。)(SW。、SW。) を介して供給されることになるため、正極又は負極の電位に対してスレッショルド

がりであり、入力データ V (STRT)の立ち下がり点をラッチするのはクロック V C L K の立ち下がり点であることに着目してなされたものである。すなわち第 6 図に示すように、入力信号 V (STRT)の立ち上がりによってトランスファーゲート S W I S W I のトランジスタ Q Ne. Q Peが波形 A に示すようにオンとなり、出力 O U T I のデータが立ち下がった時にトランスファーゲート S W I のトランジスタ Q Ne. Q Peが波形 B に示すようにオフとなるように制御している。

したがって期間Tの間はトランスファーゲートSW、、SW。ともオンになり、この期間TにクロックCK-L、CK-Rが通過し第1図の場合と同様な動作が行われる。

論理回路は通常のインバータに比較して遅延時間が大きいが、本実施例の場合はこの論理回路を 省略することによって動作速度の向上をはかった ものである。

この第5図の実施例の場合は、トランスファー

電圧の影響を受けることがなくなる。

また、並列に接続することによってスイッチオン抵抗をさらに減少する効果がある。

[発明の効果]

以上説明したように、本発明のシフトレジスタは、シフトレジスタに入力されたデータが各ユニットレジスタの状態を遷移するような有意のデータであるときのみ、その段のユニットレジスタにのみクロックを供給するようにしているため、クロックラインに供給される電力を大幅に低減することができるという効果がある。

特に、シフトレジスタによって多相パルスを発生する多相パルス発生器、又は遅延パルス発生器を構成する場合は、シフト段数が増加するほど、電力の節減効果が大きくなり、クロック信号のドライバが削減できると同時に、クロックをTTしレベルで供給することができるという利点もある。

特開平3-147598 (6)

4. 図面の簡単な説明

第1図は本発明の一実施例を示す回路図、

第2図は第1図のタイミングチャート、

第3図は本発明の概念図、

第4図は他のブルアップ及びブルダウン手段の回 路図、

第5図は本発明の他の実施例を示す回路図、

第6図は第5図のタイミングチャート、

第7図は第6図の信号の部分的な拡大図、

第8図は本発明のさらに他の実施例を示す回路 図、

第9図は従来のシフトレジスタを示す回路図、

第10図は従来例のタイミングチャート、


第11図は従来例のクロックラインに付く負荷容 量の説明図である。

図中


INV, ~INV, はクロックドインバータ、INV, はインバータ、SC, ~SC, はクロックスイッチ回路、SW, SW, はトランスファゲートからなるスイッチング手段、Q,,~Q,,~Q,,。はP


型 F E T 、 Q m i ~ Q m e は N 型 F E T 、 S R i ~ S R e はユニットレジスタを示す。

代理人 脇 篤 夫 小尖尖




第1図






第 4 図







-727-





第 5 図




第 6 図








第 9 図



第 10 図



第11 図